(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-351412 (P2002-351412A)

(43)公開日 平成14年12月6日(2002.12.6)

(51) Int.Cl. ⁷		識別記号	F I		5	73~ト*(参考)
G09G	3/36		G 0 9 G	3/36		2H093
G02F	1/133	5 5 0	G 0 2 F	1/133	550	5 C O O 6
G 0 9 G	3/20	6 1 1	G 0 9 G	3/20	611A	5 C O 8 O
		6 2 1			621E	

審査請求 未請求 請求項の数12 〇L (全 22 頁)


		田上明の 小明の 明の久の女に じし (主 に 女)		
(21)出顧番号	特顯2001-155193(P2001-155193)	(71) 出顧人 000002369		
		セイコーエプソン株式会社		
(22)出顧日	平成13年5月24日(2001.5.24)	東京都新宿区西新宿2丁目4番1号		
		(72)発明者 森田 晶		
		長野県諏訪市大和3丁目3番5号 セイコ		
		ーエプソン株式会社内		
		(74)代理人 100090479		
		弁理士 井上 一 (外2名)		
		Fターム(参考) 2H093 NA31 NA41 NC11 NC22 NC26		
•		NC28 NC34 ND39 ND60 NF13		
		50006 AC24 BB14 BB16 BF05 FA47		
		50080 AA10 BB06 DD26 FF11 JJ01		
		JJ02 JJ03 JJ04 KK07		

(54) 【発明の名称】 信号駆動回路、表示装置、電気光学装置及び信号駆動方法

(57)【要約】

高画質化と低消費電力化とを両立させること ができるアクティブマトリクス型液晶パネルの信号駆動 回路、これを用いた表示装置、電気光学装置及び信号駆 動方法を提供する。

【解決手段】 信号ドライバ (信号駆動回路) は、複数 の信号ラインごとに分割したブロックを単位として、当 該ブロックの信号ラインに対応して画像データを順次シ フトするシフトレジスタ140、水平同期信号LPに同 期して画像データをラッチするラインラッチ36、画像 データに基づいて駆動電圧を生成する駆動電圧生成回路 38、及び信号ライン駆動回路40を含み、ブロック単 位で指定されたパーシャル表示データPARTに基づい てパーシャル表示制御される。表示エリアに設定された ブロックの信号ラインは、画像データに基づいて駆動さ れる。非表示エリアに設定されたブロックの各信号ライ ンについては、非表示レベル電圧供給回路で生成された 所与の非表示レベル電圧で駆動される。



信号ドライバの構成(プロック単位)

【特許請求の範囲】

【請求項1】 互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路であって、

水平走査周期で、画像データをラッチするラインラッチ と、

前記ラインラッチにラッチされた画像データに基づい て、信号ラインごとに駆動電圧を生成する駆動電圧生成 手段と、

前記駆動電圧生成手段によって生成された駆動電圧に基 づいて、各信号ラインを駆動する信号ライン駆動手段 と、

所与の複数の信号ラインごとに分割されたブロックを単位として、画像データに基づく信号ラインへの出力可否を示すパーシャル表示データを保持するパーシャル表示データ保持手段と、

を含み、

前記信号ライン駆動手段は、

前記パーシャル表示データに基づいて、前記ブロック単位に信号ラインの駆動電圧の出力制御を行うことを特徴とする信号駆動回路。

【請求項2】 請求項1において、

順次供給される前記画像データをシフトして一水平走査 単位の画像データを前記ラインラッチに供給するシフト レジスタと、

所与のシフト方向切り替え信号に基づいて、前記シフト レジスタのシフト方向を切り替える手段と、

前記所与のシフト方向の切り替え信号に基づいて、前記 パーシャル表示データ保持手段に保持されたブロック単 位のパーシャル表示データの並びを逆に入れ替えるデー タ入れ替え手段と、

を含み、

前記信号ライン駆動手段は、

前記データ入れ替え手段から供給されたパーシャル表示 データに基づいて、前記ブロック単位に信号ラインの駆 動電圧の出力制御を行うことを特徴とする信号駆動回 路。

【請求項3】 請求項1又は2において、

前記信号ライン駆動手段は、

前記駆動電圧生成手段によって生成された駆動電圧をインピーダンス変換し、各信号ラインに出力するインピーダンス変換手段と、

前記信号ラインに所与の非表示レベル電圧を生成する非 表示レベル電圧供給手段と、

を含み、

各信号ラインは、前記パーシャル表示データに基づいて、プロック単位で、前記インピーダンス変換手段又は前記非表示レベル電圧供給手段のうちいずれか一方により駆動されることを特徴とする信号駆動回路。

2

【請求項4】 請求項3において、

前記インピーダンス変換手段は、

前記パーシャル表示データにより出力がオンに指定されたブロックの信号ラインに対し、前記駆動電圧をインピーダンス変換して出力し、

前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインを、ハイインピーダンス状態にし、

前記非表示レベル電圧供給手段は、

前記パーシャル表示データにより出力がオンに指定されたブロックの信号ラインを、ハイインピーダンス状態にし。

前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインに対し、所与の非表示レベル電圧を供給することを特徴とする信号駆動回路。

【請求項5】 請求項1乃至4のいずれかにおいて、 前記駆動電圧生成手段は、

前記パーシャル表示データにより出力がオフに指定され たブロックの信号ラインを駆動するための駆動電圧の生 成動作を停止することを特徴とする信号駆動回路。

【請求項6】 請求項3乃至5のいずれかにおいて、 前記電気光学装置は、画素に対応して、前記走査ライン と前記信号ラインに接続されたスイッチング手段を介し て設けられた画素電極を有し、

前記非表示レベルの電圧は、

前記画素電極の印加電圧と、前記画素電極と電気光学素子を介して設けられた対向電極との電圧差を、所与の関値より小さくする電圧であることを特徴とする信号駆動回路。

30 【請求項7】 請求項3乃至5のいずれかにおいて、 前記電気光学装置は、画素に対応して、前記走査ライン と前記信号ラインに接続されたスイッチング手段を介し て設けられた画素電極を有し、

前記非表示レベルの電圧は、

前記画素電極と電気光学素子を介して設けられた対向電極と同等の電圧であることを特徴とする信号駆動回路。

【請求項8】 請求項3乃至5のいずれかにおいて、 前記非表示レベルの電圧は、

前記画像データに基づいて生成可能な階調電圧の最大値 及び最小値のいずれか一方であることを特徴とする信号 駆動回路。

【請求項9】 請求項1乃至8のいずれかにおいて、 前記ブロック単位は、8ピクセル単位であることを特徴 とする信号駆動回路。

【請求項10】 互いに交差する複数の走査ライン及び 複数の信号ラインにより特定される画素を有する表示パ ネルと、

前記走査ラインを走査駆動する走査駆動回路と、

画像データに基づいて、前記信号ラインを駆動する請求 50 項1乃至9いずれか記載の信号駆動回路と、 .

を含むことを特徴とする表示装置。

【請求項11】 互いに交差する複数の走査ライン及び 複数の信号ラインにより特定される画素と、

前記走査ラインを走査駆動する走査駆動回路と、

画像データに基づいて、前記信号ラインを駆動する請求 項1乃至9いずれか記載の信号駆動回路と、

を含むことを特徴とする電気光学装置。

【請求項12】 水平走査周期で、画像データをラッチ するラインラッチと、

前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成 手段と、

前記駆動電圧生成手段によって生成された駆動電圧に基 づいて、各信号ラインを駆動する信号ライン駆動手段 と、

を有し、

互いに交差する複数の走査ライン及び複数の信号ラインとにより特定される画素を有する電気光学装置の信号ラインを駆動する信号駆動回路の信号駆動方法であって、所与の複数の信号ラインごとに分割されたブロックを単位に画像データに基づく信号ラインへの出力可否を示すパーシャル表示データに基づいて、ブロック単位に前記信号ライン駆動手段の信号ラインへの駆動電圧の出力制御を行うことを特徴とする信号駆動方法。.

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、信号駆動回路、これを用いた表示装置、電気光学装置及び信号駆動方法に関する。

[0002]

【背景技術及び発明が解決しようとする課題】例えば携帯電話機のような電子機器の表示部には、液晶パネルが用いられており、電子機器の低消費電力化や小型軽量化等が図られている。この液晶パネルについては、近年の携帯電話機の普及によって情報性の高い静止画や動画が配信されるようになると、その高画質化が要求されるようになっている。

【0003】電子機器の表示部の高画質化を実現する液晶パネルとして、薄膜トランジスタ(Thin Film Transi stor:以下、TFTと略す。)液晶を用いたアクティブマトリクス型液晶パネルが知られている。TFT液晶を用いたアクティブマトリクス型液晶パネルは、ダイナミック駆動によるSTN(SuperTwisted Nematic)液晶を用いた単純マトリクス型液晶パネルに比べて、高速応答、高コントラストを実現し、動画等の表示に適している。

【0004】しかしながら、TFT液晶を用いたアクティブマトリクス型液晶パネルは、消費電力が大きく、携帯電話機のようなバッテリ駆動が行われる携帯型の電子機器の表示部として採用することが困難とされている。

【0005】本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、高画質化と低消費電力化とを両立させ、アクティブマトリクス型液晶パネルに好適な信号駆動回路、これを用いた表示装置、電気光学装置及び信号駆動方法を提供することにある。

[0006]

【課題を解決するための手段】上記課題を解決するため に本発明は、互いに交差する複数の走査ライン及び複数 の信号ラインにより特定される画素を有する電気光学装 置の信号ラインを、画像データに基づいて駆動する信号 駆動回路であって、水平走査周期で、画像データをラッ チするラインラッチと、前記ラインラッチにラッチされ た画像データに基づいて、信号ラインごとに駆動電圧を 生成する駆動電圧生成手段と、前記駆動電圧生成手段に よって生成された駆動電圧に基づいて、各信号ラインを 駆動する信号ライン駆動手段と、所与の複数の信号ライ ンごとに分割されたブロックを単位として、画像データ に基づく信号ラインへの出力可否を示すパーシャル表示 データを保持するパーシャル表示データ保持手段とを含 み、前記信号ライン駆動手段は、前記パーシャル表示デ ータに基づいて、前記ブロック単位に信号ラインの駆動 電圧の出力制御を行うことを特徴とする。

【0007】ここで、電気光学装置としては、例えば互いに交差する複数の走査ライン及び複数の信号ラインと、前記走査ラインと前記信号ラインに接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを有するように構成しても良い。

【0008】また、ブロック単位に分割される信号ラインは、互いに隣接した複数の信号ラインであっても良いし、任意に選択された複数の信号ラインであっても良い。

【0009】信号ラインの駆動電圧の出力制御とは、例えば画像データに基づいて生成された駆動電圧で信号ラインを駆動するか否かや、当該駆動電圧に代えて所与の電圧で信号ラインを駆動することを制御することをいう。

【0010】本発明によれば、電気光学装置の信号ラインを、画像データに基づいて駆動する信号駆動回路に、所与の複数の信号ラインごとに分割されたブロックを単位として、画像データに基づく信号ラインへの出力可否を示すパーシャル表示データを保持するパーシャル表示データ保持手段を備えさせるとともに、このブロック単位に指定されたパーシャル表示データに基づいて、ブロック単位に信号ラインに供給する駆動電圧の出力制御を行うようにしたので、任意に設定可能なパーシャル表示制御を行うことができるようになる。これにより、非表示エリアの信号駆動による電力消費を削減することができる。

○ 【0011】また本発明は、順次供給される前記画像デ

ータをシフトして一水平走査単位の画像データを前記ラインラッチに供給するシフトレジスタと、所与のシフト方向切り替え信号に基づいて、前記シフトレジスタのシフト方向を切り替える手段と、前記所与のシフト方向の切り替え信号に基づいて、前記パーシャル表示データ保持手段に保持されたブロック単位のパーシャル表示データの並びを逆に入れ替えるデータ入れ替え手段とを含み、前記信号ライン駆動手段は、前記データ入れ替え手段から供給されたパーシャル表示データに基づいて、前記ブロック単位に信号ラインの駆動電圧の出力制御を行うことを特徴とする。

【0012】ここで、シフト方向とは、例えば所与の単位で順次入力される画像データを、一水平走査単位でラインラッチにラッチする際に、当該入力される画像データを順次取り込むシフトレジスタにおけるシフト方向をいう。

【0013】本発明においては、実装状態に応じてシフト方向を切り替えて画像データを入力するためのシフト方向の切り替え信号を用いて、ブロックごとに画像データに基づく信号ラインの駆動を行うか否かを示すパーシャル表示データの並び順を逆に入れ替えるようにした。これにより、ユーザは、実装状態に応じたデータの並びを意識することなく、画像データを本発明に係る信号駆動回路に供給するだけでよいので、ユーザの使い勝手が向上して開発工数の削減に貢献することができる。

【0014】また本発明は、前記信号ライン駆動手段は、前記駆動電圧生成手段によって生成された駆動電圧をインピーダンス変換し、各信号ラインに出力するインピーダンス変換手段と、前記信号ラインに所与の非表示レベル電圧を供給する非表示レベル電圧供給手段とを含み、各信号ラインは、前記パーシャル表示データに基づいて、ブロック単位で、前記インピーダンス変換手段又は前記非表示レベル電圧供給手段のうちいずれか一方により駆動されることを特徴とする。

【0015】本発明によれば、パーシャル表示データに設定された内容に基づいて、ブロック単位で、インピーダンス変換手段による画像データに基づく信号ラインの駆動、若しくは非表示レベル電圧供給手段による信号ラインへの所与の非表示レベル電圧の供給のいずれかを行うようにしたので、非表示エリアを所与のノーマリ色に設定することができる。これにより、上述した効果に加えて、パーシャル表示制御により設定される表示エリアを際立たせることができる。

【0016】また本発明は、前記インピーダンス変換手段は、前記パーシャル表示データにより出力がオンに指定されたブロックの信号ラインに対し、前記駆動電圧をインピーダンス変換して出力し、前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインを、ハイインピーダンス状態にし、前記非表示レベル電圧供給手段は、前記パーシャル表示データにより出力

6

がオンに指定されたブロックの信号ラインを、ハイイン ピーダンス状態にし、前記パーシャル表示データにより 出力がオフに指定されたブロックの信号ラインに対し、 所与の非表示レベル電圧を供給することを特徴とする。

【0017】また本発明は、前記駆動電圧生成手段は、前記パーシャル表示データにより出力がオフに指定されたブロックの信号ラインを駆動するための駆動電圧の生成動作を停止することを特徴とする。

【0018】本発明によれば、パーシャル表示データに基づいて、ブロック単位に、非表示エリアに設定されたブロックの駆動電圧生成手段を制御することができるので、非表示エリアに設定されたブロックの電力消費を効果的に抑えることができ、パーシャル表示制御による低消費化をより一層促進することができる。

【0019】また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、前記非表示レベルの電圧は、前記画素電極の印加電圧と、前記画素電極と電気光学素子を介して設けられた対向電極との電圧差を、所与の閾値より小さくする電圧であることを特徴とする。

【0020】本発明によれば、走査ラインと信号ラインに接続されたスイッチング手段を介して設けられた画素電極の印加電圧と、この画素電極と電気光学素子を介して設けられた対向電極との電圧差を、所与の閾値より小さくするような非表示レベル電圧を設定するようにしたので、少なくとも電気光学装置の画素の透過率が変化しない範囲で非表示エリアを設定することができ、非表示レベル電圧の精度に依存することなくパーシャル表示制御の簡素化を図ることができる。

【0021】また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、前記非表示レベルの電圧は、前記画素電極と電気光学素子を介して設けられた対向電極と同等の電圧であることを特徴とする。

【0022】本発明によれば、画素電極と、これに対向する対向電極との電圧差がほぼ0になるように非表示レベル電圧を設定するようにしたので、パーシャル表示制御の簡素化を図ると共に、非表示エリアの表示色を一定させ、表示エリアを際立たせるような画像表示が可能となる。

【0023】また本発明は、前記非表示レベルの電圧 は、前記画像データに基づいて生成可能な階調電圧の最 大値及び最小値のいずれか一方であることを特徴とす る。

【0024】本発明によれば、非表示レベルの電圧として、駆動電圧生成手段で生成可能な階調電圧の両端の電圧のいずれかを一方を供給するようにしたので、ユーザは任意に非表示エリアのノーマリ色を指定することがで

き、ユーザにとっての使い勝手を向上させることができ る。

【0025】また本発明は、前記ブロック単位は、8ピクセル単位であることを特徴とする。

【0026】本発明によれば、キャラクタ文字単位で表示エリアと非表示エリアの設定が可能となり、パーシャル表示制御の簡素化と、効果的なパーシャル表示による画像を提供することができる。

【0027】また本発明に係る表示装置は、互いに交差する複数の走査ライン及び複数の信号ラインにより特定される画素を有する表示パネルと、前記走査ラインを走査駆動する走査駆動回路と、画像データに基づいて、前記信号ラインを駆動する上記いずれか記載の信号駆動回路とを含むことを特徴とする。

【0028】本発明によれば、パーシャル表示制御による低消費電力化を実現する表示装置を提供することができ、例えばアクティブマトリクス型液晶パネルを適用することで、高画質なパーシャル表示をも実現することができる。

【0029】また本発明に係る電気光学装置は、互いに 交差する複数の走査ライン及び複数の信号ラインにより 特定される画素と、前記走査ラインを走査駆動する走査 駆動回路と、画像データに基づいて、前記信号ラインを 駆動する上記いずれか記載の信号駆動回路とを含むこと を特徴とする。

【0030】本発明によれば、パーシャル表示制御による低消費電力化を実現する電気光学装置を提供することができ、例えばアクティブマトリクス型液晶パネルに適用することで、高画質なパーシャル表示をも実現することができる。

【0031】また本発明は、水平走査周期で、画像データをラッチするラインラッチと、前記ラインラッチにラッチされた画像データに基づいて、信号ラインごとに駆動電圧を生成する駆動電圧生成手段と、前記駆動電圧生成手段によって生成された駆動電圧に基づいて、各信号ラインを駆動する信号ライン駆動手段とを有し、互いに交差する複数の走査ライン及び複数の信号ラインとにより特定される画素を有する電気光学装置の信号ラインを駆動する信号駆動回路の信号駆動方法であって、所与の複数の信号ラインごとに分割されたブロックを単位に画像データに基づく信号ラインへの出力可否を示すパーシャル表示データに基づいて、ブロック単位に前記信号ライン駆動手段の信号ラインへの駆動電圧の出力制御を行うことを特徴とする。

【0032】本発明によれば、ブロック単位にパーシャル表示を制御することができるので、制御回路の簡素化と、低消費電力化とを図ることができ、例えばアクティブマトリクス型液晶パネルに適用することで、高画質なパーシャル表示をも実現することができる。

[0033]

8

【発明の実施の形態】以下、本発明の好適な実施の形態 について図面を用いて詳細に説明する。

【0034】1. 表示装置

1.1 表示装置の構成

図1に、本実施形態における信号駆動回路(信号ドライバ)を適用した表示装置の構成の概要を示す。

【0035】表示装置としての液晶装置10は、液晶ディスプレイ (Liquid Crystal Display:以下、LCDと略す。) パネル20、信号ドライバ (信号駆動回路)

(狭義には、ソースドライバ) 30、走査ドライバ(走 査駆動回路) (狭義には、ゲートドライバ) 50、LC Dコントローラ60、電源回路80を含む。

【0036】 LCDパネル (広義には、電気光学装置) 20は、例えばガラス基板上に形成される。このガラス 基板上には、Y方向に複数配列されそれぞれX方向に伸びる走査ライン (狭義には、ゲートライン) $G_1\sim G$ N (Nは、2以上の自然数) と、X方向に複数配列されそれぞれY方向に伸びる信号ライン (狭義には、ソースライン) 信号ライン $G_1\sim G_1$ (Mは、2以上の自然数) とが配置されている。また、走査ライン G_1 ($1\leq n\leq N$ 、nは自然数) と信号ライン G_1 ($1\leq n\leq N$ 、nは自然数) との交差点に対応して、 $TFT22_{nm}$ (広義には、スイッチング手段) が設けられている。

【0037】 TFT 22_{nm} のゲート電極は、走査ライン G_n に接続されている。 TFT 22_{nm} のソース電極は、信号ライン S_m に接続されている。 TFT 22_{nm} のドレイン電極は、液晶容量(広義には、液晶素子又は電気光学素子) 24_{nm} の画素電極 26_{nm} に接続されている。

【0038】液晶容量 24_{nm} においては、画素電極 26_{nm} に対向する対向電極 28_{nm} との間に液晶が封入されて形成され、これら電極間の印加電圧に応じて画素(液晶)の透過率が変化するようになっている。

【0039】対向電極28_{nm}には、電源回路80により 生成された対向電極電圧Vcomが供給されている。

【0040】信号ドライバ30は、一水平走査単位の画像データ(狭義には、階調データ)に基づいて、LCDパネル20の信号ラインS₁~S_Mを駆動する。

【0041】走査ドライバ50は、一垂直走査期間内 に、水平同期信号に同期して、LCDパネル20の走査 40 ラインG₁~G_Nを順次走査駆動する。

【0042】LCDコントローラ60は、図示しない中央処理装置(Central Processing Unit:以下、CPUと略す。)等のホストにより設定された内容に従って、信号ドライバ30、走査ドライバ50及び電源回路80を制御する。より具体的には、LCDコントローラ60は、信号ドライバ30及び走査ドライバ50に対して、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路80に対しては対向電極電圧Vcomの極性反転タイミングの供給を行

【0043】電源回路80は、外部から供給される基準電圧に基づいて、LCDパネル20の液晶駆動に必要な電圧レベルや、対向電極電圧Vcomを生成する。このような各種電圧レベルは、信号ドライバ30、走査ドライバ50及びLCDパネル20に供給される。また、対向電極電圧Vcomは、LCDパネル20のTFTの画素電極に対向して設けられた対向電極に供給される。

【0044】このような構成の液晶装置10は、LCDコントローラ60の制御の下、外部から供給される画像データに基づいて、信号ドライバ30、走査ドライバ50及び電源回路80が協調してLCDパネル20を表示駆動する。

【0045】なお、図1では、液晶装置10にLCDコントローラ60を含めて構成するようにしているが、LCDコントローラ60を液晶装置10の外部に設けて構成するようにしても良い。或いは、LCDコントローラ60と共にホストを液晶装置10に含めるように構成することも可能である。

【0046】(信号ドライバ)図2に、図1に示した信号ドライバの構成の概要を示す。

【0047】信号ドライバ30は、シフトレジスタ32、ラインラッチ34、36、ディジタル・アナログ変換回路(広義には、駆動電圧生成回路)38、信号ライン駆動回路40を含む。

【0048】シフトレジスタ32は、複数のフリップフロップを有しており、これらフリップフロップが順次接続される。このシフトレジスタ32は、クロック信号CLKに同期してイネーブル入出力信号EIOを保持すると、順次クロック信号CLKに同期して隣接するフリップフロップにイネーブル入出力信号EIOをシフトする。

【0049】また、このシフトレジスタ32には、シフト方向切り替え信号SHLが供給される。シフトレジスタ32は、このシフト方向切り替え信号SHLにより、画像データ(DIO)のシフト方向と、イネーブル入出力信号EIOの入出力方向が切り替えられる。したがって、このシフト方向切り替え信号SHLによりシフト方向を切り替えることによって、信号ドライバ30の実装状態により信号ドライバ30に対して画像データを供給するLCDコントローラ60の位置が異なった場合であっても、その配線の引き回しによって実装面積が拡大することなく、柔軟な実装を可能にすることができる。

【0050】ラインラッチ34は、LCDコントローラ60から例えば18ビット(6ビット(階調データ)×3(RGB各色))単位で画像データ(DIO)が入力される。ラインラッチ34は、この画像データ(DIO)を、シフトレジスタ32の各フリップフロップで順次シフトされたイネーブル入出力信号EIOに同期してラッチする。

【0051】ラインラッチ36は、LCDコントローラ

10

60から供給される水平同期信号LPに同期して、ラインラッチ34でラッチされた一水平走査単位の画像データをラッチする。

【0052】DAC38は、信号ラインごとに、画像データに基づいてアナログ化された駆動電圧を生成する。 【0053】信号ライン駆動回路40は、DAC38によって生成された駆動電圧に基づいて、信号ラインを駆動する。

【0054】このような信号ドライバ30は、LCDコントローラ60から順次入力される所与の単位(例えば18ビット単位)の画像データを順次取り込み、水平同期信号LPに同期して一水平走査単位の画像データをラインラッチ36で一旦保持する。そして、この画像データに基づいて、各信号ラインを駆動する。この結果、LCDパネル20のTFTのソース電極には、画像データに基づく駆動電圧が供給される。

【0055】 (走査ドライバ) 図3に、図1に示した走査ドライバの構成の概要を示す。

【0056】走査ドライバ50は、シフトレジスタ5 2、レベルシフタ(Level Shifter:以下、L/Sと略 す。)54、56、走査ライン駆動回路58を含む。

【0057】シフトレジスタ52は、各走査ラインに対応して設けられたフリップフロップが順次接続される。このシフトレジスタ52は、クロック信号CLKに同期してイネーブル入出力信号EIOをフリップフロップに保持すると、順次クロック信号CLKに同期して隣接するフリップフロップにイネーブル入出力信号EIOをシフトする。ここで入力されるイネーブル入出力信号EIOは、LCDコントローラ60から供給される垂直同期 信号である。

【0058】L/S54は、LCDパネル20の液晶材とTFTのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、例えば20V~50Vの高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。

【0059】走査ライン駆動回路58は、L/S54によってシフトされた駆動電圧に基づいて、CMOS駆動を行う。また、この走査ドライバ50は、L/S56を有しており、LCDコントローラ60から供給される出力イネーブル信号XOEVの電圧シフトが行われる。走査ライン駆動回路58は、L/S56によってシフトされた出力イネーブル信号XOEVにより、オンオフ制御が行われる。

【0060】このような走査ドライバ50は、垂直同期信号として入力されたイネーブル入出力信号EIOが、クロック信号CLKに同期してシフトレジスタ52の各フリップフロップに順次シフトされる。シフトレジスタ52の各フリップフロップは、各走査ラインに対応して設けられているため、各フリップフロップに保持された50 垂直同期信号のパルスにより、走査ラインが択一的に順

次選択される。選択された走査ラインは、L/S54によってシフトされた電圧レベルで、走査ライン駆動回路58により駆動される。これにより、LCDパネル20のTFTのゲート電極には、一垂直走査周期で所与の走査駆動電圧が供給されることになる。このとき、LCDパネル20のTFTのドレイン電極は、ソース電極に接続される信号ラインの電位に対応して、ほぼ同等の電位となる。

【0061】(LCDコントローラ)図4に、図1に示したLCDコントローラの構成の概要を示す。

【0062】LCDコントローラ60は、制御回路62、ランダムアクセスメモリ(RandomAccess Memory:以下、RAMと略す。)(広義には、記憶手段)64、ホスト入出力回路(I/O)66、LCD入出力回路68を含む。さらに、制御回路62は、コマンドシーケンサ70、コマンド設定レジスタ72、コントロール信号生成回路74を含む。

【0063】制御回路62は、ホストによって設定された内容にしたがい、信号ドライバ30、走査ドライバ50及び電源回路80の各種動作モード設定や同期制御等を行う。より具体的には、コマンドシーケンサ70が、ホストからの指示に従って、コマンド設定レジスタ72で設定された内容に基づいて、コントロール信号生成回路74で同期タイミングを生成したり、信号ドライバ等に対して所与の動作モードを設定したりする。

【0064】RAM64は、画像表示を行うためのフレームバッファとしての機能を有するとともに、制御回路62の作業領域にもなる。

【0065】このLCDコントローラ60は、ホストI /O66を介して、画像データや、信号ドライバ30及 び走査ドライバ50を制御するためのコマンドデータが 供給される。ホストI/O66には、図示しないCPU や、ディジタル信号処理装置(Digital Signal Process or: DSP) 或いはマイクロプロセッサユニット (Micr o Processor Unit: MPU) が接続される。

【0066】LCDコントローラ60は、画像データとして図示しないCPUより静止画データが供給されたり、DSP或いはMPUより動画データが供給される。また、LCDコントローラ60は、コマンドデータとして図示しないCPUより、信号ドライバ30又は走査ドライバ50を制御するためのレジスタの内容や、各種動作モードを設定するためのデータが供給される。

【0067】画像データとコマンドデータは、それぞれ別個のデータバスを介してデータを供給するようにしても良いし、データバスを共用化しても良い。この場合、例えばコマンド(CoMmanD: CMD)端子に入力された信号レベルによって、データバス上のデータが、画像データか、或いはコマンドデータかを識別できるようにすることで、画像データとコマンドデータとの共用化を容易に図ることができ、実装面積の縮小化が可能になる。

12

【0068】LCDコントローラ60は、画像データが 供給された場合、この画像データをフレームバッファと してのRAM64に保持する。一方、コマンドデータが 供給された場合、LCDコントローラ60は、コマンド 設定レジスタ72若しくはRAM64に保持する。

【0069】コマンドシーケンサ70は、コマンド設定レジスタ72に設定された内容にしたがって、コントロール信号生成回路74により各種タイミング信号を生成させる。また、コマンドシーケンサ70は、コマンド設定レジスタ72に設定された内容にしたがって、LCD入出力回路68を介して、信号ドライバ30、走査ドライバ50若しくは電源回路80のモード設定を行う。

【0070】また、コマンドシーケンサ70は、コントロール信号生成回路74で生成された表示タイミングにより、RAM64に記憶された画像データから所与の形式の画像データを生成し、LCD入出力回路68を介して、信号ドライバ30に供給するようになっている。

【0071】1.2 反転駆動方式

ところで、液晶を表示駆動する場合、液晶の耐久性や、コントラストの観点から、周期的に液晶容量に蓄積される電荷を放電する必要がある。そのため、上述した液晶装置10では、交流化駆動によって、所与の周期で液晶に印加される電圧の極性を反転させることが行われる。この交流化駆動方式としては、例えばフレーム反転駆動方式や、ライン反転駆動方式がある。

【0072】フレーム反転駆動方式は、フレームごとに 液晶容量に印加される電圧の極性を反転する方式であ る。一方、ライン反転駆動方式は、ラインごとに液晶容 量に印加される電圧の極性を反転する方式である。な お、ライン反転駆動方式の場合も、各ラインに着目すれ ば、フレーム周期で液晶容量に印加される電圧の極性も 反転される。

【0073】図5(A)、(B)に、フレーム反転駆動方式の動作を説明するための図を示す。図5(A)は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Vcomの波形を模式的に示したものである。図5(B)は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。

「【0074】フレーム反転駆動方式では、図5 (A) に示すように信号ラインに印加される駆動電圧の極性が1フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるTFTのソース電極に供給される電圧 Vsは、フレームf1では正極性「+V」、後続のフレームf2では負極性の「-V」となる。一方、TFTのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Vcomも、信号ラインの駆動電圧の極性反転周期に同期して反転される。

【0075】液晶容量には、画素電極と対向電極との電 50 圧の差が印加されるため、図5(B)に示すようにフレ

ーム f 1 では正極性、フレーム 2 では負極性の電圧がそれぞれ印加されることになる。

【0076】図6(A)、(B)に、ライン反転駆動方式の動作を説明するための図を示す。

【0077】図6(A)は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Vcomの波形を模式的に示したものである。図6(B)は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。

【0078】ライン反転駆動方式では、図6(A)に示すように信号ラインに印加される駆動電圧の極性が、各水平走査周期(1H)ごとに、かつ1フレーム周期ごとに反転されている。すなわち、信号ラインに接続される TFTのソース電極に供給される電圧 V_S は、フレーム f1の1Hでは正極性「+V」、2Hでは負極性の「-V」となる。なお、当該電圧Vs は、フレーム f2の1Hでは負極性「-V」、2Hでは正極性の「+V」となる。

【0079】一方、TFTのドレイン電極に接続される 画素電極に対向する対向電極に供給される対向電極電圧 Vcomも、信号ラインの駆動電圧の極性反転周期に同 切して反転される。

【0080】液晶容量には、画素電極と対向電極との電圧の差が印加されるため、走査ラインごとに極性を反転することで、図6(B)に示すようにフレーム周期で、各ラインごとに極性が反転する電圧がそれぞれ印加されることになる。

【0081】一般的に、フレーム反転駆動方式に比べて ライン反転駆動方式のほうが、変化の周期が』1ライン周 期となるため、画質の向上に貢献できるものの、消費電 力が大きくなる。

【0082】1.3 液晶駆動波形

図7に、上述した構成の液晶装置10のLCDパネル2 0の駆動波形の一例を示す。ここでは、ライン反転駆動 方式により駆動する場合を示している。

【0083】上述したように、液晶装置10では、LCDコントローラ60によって生成された表示タイミングに従って、信号ドライバ30、走査ドライバ50及び電源回路80が制御される。LCDコントローラ60は、信号ドライバ30に対しては一水平走査単位の画像データを順次転送するとともに、内部で生成した水平同期信号や反転駆動タイミングを示す極性反転信号POLを供給する。また、LCDコントローラ60は、走査ドライバ50に対しては、内部で生成した垂直同期信号を供給する。さらに、LCDコントローラ60は、電源回路80に対して対向電極電圧極性反転信号VCOMを供給する。

【0084】これにより、信号ドライバ30は、水平同期信号に同期して、一水平走査単位の画像データに基づ

14

いて信号ラインの駆動を行う。走査ドライバ50は、垂直同期信号をトリガとして、LCDパネル20にマトリックス状に配置されたTFTのゲート電極に接続される走査ラインを、順次駆動電圧Vgで走査駆動する。電源回路80は、内部で生成した対向電極電圧Vcomを、対向電極電圧極性反転信号VCOMに同期して極性反転を行いながら、LCDパネル20の各対向電極に供給する。

【0085】液晶容量には、TFTのドレイン電極に接続される画素電極と対向電極の電圧Vcomとの電圧に応じた電荷が充電される。したがって、液晶容量に蓄積された電荷によって保持された画素電極電圧Vpが、所与の関値Vclを越えると画像表示が可能となる。画素電極電圧Vpが所与の関値Vclを越えると、その電圧レベルに応じて画素の透過率が変化し、階調表現が可能となる。

【0086】2. 信号ドライバ

2.1 ブロック単位の出力制御

本実施形態における信号ドライバ30は、所与の複数の信号ラインごとに分割されたブロックを単位として、画像データに基づく信号駆動を行って、パーシャル表示を実現することができるようになっている。そのため信号ドライバ30は、パーシャル表示選択レジスタを有しており、ブロック単位で各ブロックの出力可否を示すパーシャル表示データを保持するようになっている。パーシャル表示データにより出力がオンに設定されたブロックは、当該ブロックの信号ラインに対して画像データに基づく信号駆動を行う表示エリアとして設定されることになる。一方、パーシャル表示データにより表示がオフに設定されたブロックは、当該ブロックの信号ラインに対して所与の非表示レベル電圧が供給される非表示エリアとして設定されることになる。

【0087】本実施形態では、このブロックを8ピクセル単位としている。ここで、1ピクセルは、RGB信号の3ビットからなる。したがって、信号ドライバ30は、計24出力(例えば、S1~S24)を1ブロックとしている。これにより、LCDパネル20の表示エリアをキャラクタ文字(1バイト)単位で設定することができるので、携帯電話機のようなキャラクタ文字の表示を行う電子機器において、効率的な表示エリアの設定及びその画像表示が可能となる。

【0088】図8(A)、(B)、(C)に、このような本実施形態における信号ドライバにより実現したパーシャル表示の一例を模式的に示す。

【0089】例えば、図8(A)に示すようにLCDパネル20に対して、Y方向に複数の信号ラインが配列されるように信号ドライバ30を配置し、X方向に複数の走査ラインが配列されるように走査ドライバ50を配置した場合、図8(B)に示すようにブロック単位で非表示エリア100Bを設定する。こうすることで、表示エ

リア102A、104Aに対応するブロックの信号ラインのみを画像データに基づいて駆動すればよい。

【0090】或いは、図8(C)に示すようにブロック単位で表示エリア106Aを設定することで、非表示エリア108B、110Bに対応するブロックの信号ラインを画像データに基づいて駆動する必要がなくなる。また、図8(B)、(C)において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。

【0091】図9(A)、(B)、(C)に、本実施形態による信号ドライバにより実現したパーシャル表示の他の例を模式的に示す。

【0092】この場合、図9(A)に示すようにLCDパネル20に対して、X方向に複数の信号ラインが配列されるように信号ドライバ30を配置し、Y方向に複数の走査ラインが配列されるように走査ドライバ50を配置すると、図9(B)に示すようにブロック単位で非表示エリア120Bを設定することで、表示エリア122A、124Aに対応するブロックの信号ラインのみを画像データに基づいて駆動すればよい。

【0093】或いは、図9(C)に示すようにブロック単位で表示エリア126Aを設定することで、非表示エリア128B、130Bに対応するブロックの信号ラインを画像データに基づいて駆動する必要がない。なお、図9(B)、(C)において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。

【0094】また、各表示エリアは、例えば静止画表示エリアと動画表示エリアとを区切るようにしても良い。こうすることで、ユーザにとって見やすい画面を提供することができるとともに、低消費電力化を図ることが可能となる。

【0095】本実施形態における信号ドライバ30において、信号ライン駆動回路40はブロック単位に制御され、ブロックの信号ラインをボルテージフォロワ接続されたオペアンプ、若しくは非表示レベル電圧供給回路により駆動する。

【0096】図10(A)、(B)に、本実施形態における信号ライン駆動回路の制御内容を模式的に示す。

【0097】パーシャル表示データにより出力がオンに設定された表示エリアに対応するブロックの信号ラインを画像データに基づいて駆動する場合、図10(A)に示すように、DAC38Aにより駆動電圧を生成させ、信号ライン駆動回路40Aにおいてボルテージフォロワ接続されたオペアンプによりインピーダンス変換を行って、当該ブロックに割り当てられた1又は複数の信号ラインを駆動する。この際、信号ライン駆動回路40Aの非表示レベル電圧供給回路は、その出力がハイインピーダンス制御される。

【0098】一方、パーシャル表示データにより出力が オフに設定された非表示エリアに対応するブロックの信 号ラインについては、図10(B)に示すように、DA C38Bによる駆動電圧の生成制御を停止させるともに、信号ライン駆動回路40Bにおいてボルテージフォロワ接続されたオペアンプの出力をハイインピーダンス制御する。そして、信号ライン駆動回路40Bの非表示レベル電圧供給回路により生成した非表示レベル電圧で、当該ブロックに割り当てられた1又は複数の信号ラインを駆動する。この非表示レベル電圧は、TFTに接

16

続される液晶容量に印加される電圧を、少なくとも画素の透過率が変化して表示可能となる所与の閾値V_{CL}より 10 小さくするような電圧レベルに設定される。

【0099】これにより、上述した画像表現による効果に加えて、オペアンプの定常的な電流消費を削減することができるので、従来から問題となっていたTFT液晶を用いたアクティブマトリクス型液晶パネルの消費電力を低減し、バッテリ駆動の携帯型の電子機器への搭載が可能となる。

【0100】2.2 シフト方向に応じたブロックの入れ替え

本実施形態における信号ドライバ30は、図8(A)~(C)、図9(A)~(C)に示したように、実装対象となる電子機器に応じて、LCDパネル20に対して配置される位置が異なる場合がある。

【0101】図11(A)、(B)に、LCDパネル2 0に対して異なる位置に実装される信号ドライバ30を 模式的に示す。

【0102】すなわち、図11(A)に示す場合では、 LCDパネル20に対して下側に信号ドライバ30が配 置されている。一方、図11(B)に示す場合では、L CDパネル20に対して上側に信号ドライバ30が配置 されている。

【0103】信号ドライバ30の信号ライン駆動出力側は、固定されているため、図11(A)に示すようにLCDパネル20に対して下側に信号ドライバ30が配置されたときの駆動側の順番が、図11(B)に示すようにLCDパネル20に対して上側に配置されたとき駆動側の順番と逆になる。したがって、実装状態によって信号ドライバ30への配線の引き回しのため実装面積が増大してしまう。このため、シフト方向入れ替え信号SHLによって、画像データのシフト方向を切り替えるようにしている。

【0104】図12(A)、(B)、(C)に、ラインラッチに保持された画像データと、ブロックの対応関係を模式的に示す。

【0105】例えば図11(A)に示す位置に信号ドライバ30が配置された場合、シフト方向切り替え信号SHLを「H」にすることで、図12(A)に示すように、シフトレジスタで順次保持されてラインラッチ36でラッチされた一水平走査単位の画像データが、信号ラインS1~SMに対応して、画像データP1~PMの並びの順番になるものとする。

【0106】これに対して図11 (B) に示す位置に信号ドライバ30が配置された場合、シフト方向切り替え信号SHLを「L」にすることで、図12 (B) に示すように、図12 (A) と同じ並びの順番でLCDコントローラ60から供給される画像データに対して、ラインラッチ36には、信号ラインS $_1$ ~S $_M$ に対応して、画像データPM、・・・、P3、P2、P1の並びの順番で保持される。

【0107】ところが、ユーザにとっては、図12 (A)、(B)に示すように、複数の信号ラインを分割 したブロックの並びの順番は変わらない。したがって、

ブロック単位に、上述した画像データを制御する場合、 ユーザもシフト方向に応じてブロックの順番の並びが変 更することを認識して画像表示制御を行わなければなら なくなる。

【0108】そこで、本実施形態では、ユーザがシフト方向によって入れ替わるブロックの並びの順番を気にすることなく、上述したブロック単位のパーシャル表示制御を可能にするため、図12(C)に示すように、これらブロック単位で指定されるパーシャル表示データについてもシフト方向に応じて切り替えるようにしている。すなわち、本実施形態における信号ドライバ30は、シフト方向を切り替えた場合に上述したパーシャル表示選択レジスタに記憶されたパーシャル表示データの順番を逆に入れ替えることができるブロックデータ入れ替え回路を含む。

【0109】これにより、表示エリア及び非表示エリアが設定されたブロックと、実際のパネルの駆動回路との対応関係を維持し、信号ドライバ30の実装状態に依存することなく、ブロック単位のパーシャル表示切替を実現させることができる。

【0110】以下では、このような本実施形態における信号ドライバ30の具体的な構成例について説明する。

【0111】3. 本実施形態における信号ドライバの 構成の具体例

3.1 信号ドライバの構成 (ブロック単位)

図13に、本実施形態における信号ドライバ30において制御されるブロック単位の構成の概要を示す。

【0112】本実施形態における信号ドライバ30は、288本の信号ライン出力($S_1 \sim S_{288}$)を有しているものとする。

【0113】 すなわち、本実施形態における信号ドライバ30は、24 出力端子単位($S_1 \sim S_{24}$ 、 $S_{25} \sim$

 S_{48} 、・・・、 $S_{265} \sim S_{288}$)に、図13に示す構成を備えており、計12ブロック(B $0\sim$ B11)を有している。以下では、図13は、ブロックB0を示すものとして説明するが、他のブロックB $1\sim$ B11についても同様である。

【0114】信号ドライバ30のブロックB0は、信号ラインS1~S24の各信号ラインに対応して、シフトレ

ジスタ 140_0 、ラインラッチ 36_0 、駆動電圧生成回路 38_0 、信号ライン駆動回路 40_0 を含む。ここで、シフトレジスタ 140_0 は、図2に示すシフトレジスタ32及びラインラッチ34の機能を有する。

18

【0115】シフトレジスタ1400は、各信号ライン に対応して $SR_{0-1} \sim SR_{0-24}$ を含む。ラインラッチ 360は、各信号ラインに対応して $LAT_{0-1} \sim LAT_{0-24}$ を含む。駆動電圧生成回路 380は、各信号ラインに対応して $DAC_{0-1} \sim DAC_{0-24}$ を含む。信号ライン駆動回路 400は、各信号ラインに対応して $SDRV_{0-1} \sim SDRV_{0-24}$ を含む。

【0116】3.2 パーシャル表示選択レジスタ上述したように、本実施形態における信号ドライバ30は、ブロック単位に出力制御される。そのため、本実施形態における信号ドライバ30は、図14に示すようにパーシャル表示選択レジスタ150な、LCDコントローラ60によって設定される。LCDコントローラ60によって設定される。LCDコントローラ60によって設定される。LCDコントローラ60は、ホスト(CPU)からの制御によって、所与のタイミングで信号ドライバ30のパーシャル表示選択レジスタ150の内容を更新することができるようになっており、その都度最適なパーシャル表示を実現することができる。

【0117】パーシャル表示選択レジスタ150は、ブロックB0~B11に対応して、各ブロックの信号ラインを画像データに基づいて信号駆動するか否かを示すパーシャル表示データPART0~PART11を含む。本実施形態では、パーシャル表示データPART0~PART11のうち、出力がオンであることを示す「1」に設定されたブロックを表示エリア、出力がオフであることを示す「0」に設定されたブロックを非表示エリアとして、表示制御を行う。

【0118】上述したように、信号ドライバ30の実装状態に応じて、ユーザにブロックの順番を気にさせる必要なく、ブロック単位のパーシャル表示を実現させるために、パーシャル表示データをブロック単位で切り替える必要がある。

【0119】そこで、本実施形態では、以下に示すプロックデータ入れ替え回路により、パーシャル表示選択レジスタのブロックの並び順を、シフト方向に応じて切り替えるようになっている。

【0120】図15に、ブロックデータ入れ替え回路の 構成の一例を示す。

【0121】上述したように、信号ドライバ30の実装 状態に応じて、ユーザにブロックの順番を気にさせる必 要なく、ブロック単位のパーシャル表示を実現させるた めに、パーシャル表示データをブロック単位で切り替え る必要がある。

【0122】このプロックデータ入れ替え回路は、パー 50 シャル表示データ選択レジスタに設定されたパーシャル

供給する。

表示データPART0~PART11の並びをシフト方向切り替え信号SHLに応じて切り替える。より具体的には、ブロックデータ入れ替え回路は、シフト方向切り替え信号SHLに応じて、パーシャル表示データPART0及びPART11のいずれか一方をPART0でとして選択出力する。同様に、シフト方向切り替え信号SHLに応じて、パーシャル表示データPART1及びPART10のいずれか一方をPART1、パーシャル表示データPART2で、・・・、パーシャル表示データPART11及びPART0のいずれか一方をPART11をして、それぞれ選択出力する。

【0123】このようにシフト方向に応じてブロック単位の並び順が切り替えられたパーシャル表示データPART0~~PART11~は、シフト方向に応じてPART0、PART11、又はPART11、PART10、・・・、PART0のいずれかのデータとして、それぞれ対応する各ブロックB0~B11に供給される。各ブロックB0~B11は、パーシャル表示データPART0~~PART11~に基づいてパーシャル表示制御を行う。

【0124】ブロックB0は、パーシャル表示データPART0´に基づいてパーシャル表示制御が行われる。 【0125】3.3 シフトレジスタ

ブロックBOのシフトレジスタ1400は、クロック信号CLKに同期して、隣接するブロックのシフトレジスタからシフトされた画像データを順次各SRにおいてシフトする。また、シフトレジスタ1400は、シフト方向切り替え信号SHLに応じて、左方向データ入力信号LIN若しくは右方向データ入力信号RINとして隣接するブロックのシフトレジスタから入力された画像データを順次シフトする。なお、ブロックBOのLIN及びLOUT、ブロックB11のRIN及びROUTは、シフト切り替え信号SHLによって入出力方向が切り替えられる。

【0126】図16に、 SR_{0-1} の構成の一例を示す。【0127】ここでは、 SR_{0-1} の構成について示すが、他の $SR_{0-2} \sim SR_{0-24}$ についても同様に構成することができる。

【0128】SR₀₋₁は、FF_{L-R}、FF_{R-L}、SW1を含む。

【0129】FFL-Rは、例えばD端子に入力される左方向データ入力信号LINを、CK端子に入力されるクロック信号の立ち上がりエッジに同期してラッチし、Q端子から右方向データ出力信号ROUTとして、SR0-2のD端子に対して左方向データ入力信号LINを供給する。

【0130】FF_{R-L}は、例えばD端子に入力される右方向データ入力信号RINを、CK端子に入力されるクロック信号の立ち上がりエッジに同期してラッチし、Q

20

端子から左方向データ出力信号LOUTを出力する。 【0131】 FFL-RのQ端子から出力される右方向データ出力信号ROUTと、FFR-LのQ端子から出力される左方向出力信号LOUTとは、SW1にも供給される。 SW1は、シフト方向切り替え信号SHLに応じて、右方向データ出力信号ROUTと、FFR-LのQ端子から出力される左方向出力信号LOUTのうち、いず

れか一方を選択して、ラインラッチ360のLAT0-1に

。 【0132】このようにして、シフトレジスタ1400の各 SR_{0-1} ~ SR_{0-24} に保持された画像データは、水 平同期信号L Pに同期してそれぞれラインラッチ360の各L A T_{0-1} ~L A T_{0-24} にラッチされる。

【0133】3.4 ラインラッチ

ラインラッチ LAT $_{0-1}$ にラッチされた信号ラインS $_1$ に 対応する画像データは、駆動電圧生成回路のDAC $_{0-1}$ に供給される。DAC $_{0-1}$ は、DACイネーブル信号DACenが論理レベル「H」のときに、LAT $_{0-1}$ から 供給された例えば $_6$ ビットの階調データ(画像データ)に基づいて、 $_6$ $_4$ レベルの階調電圧を発生する。

【0134】3.5 駆動電圧生成回路

図17に、 DAC_{0-1} によって生成される階調電圧を説明するための図を示す。

【0135】 DAC $_{0-1}$ は、電源回路80から例えばV0~V8の各レベルの基準電圧が供給されている。DAC $_{0-1}$ は、DACイネーブル信号DACenが論理レベル「H」になると、各信号ラインの画像データとしての6ビットの階調データのうち例えば上位3ビットからV0~V8によって分割された電圧範囲のうちの1つを選択する。ここで、例えば基準電圧V2とV3との間を選択すると、6ビットの階調データのうち例えば下位3ビットによって特定されるV2とV3の間の8レベルのうちいずれか1つである V_{23} を選択する。

【0136】このように、信号ライン S_1 に対応するDAC $_{0-1}$ に選択された駆動電圧は、信号ライン駆動回路 40_0 の $SDRV_{0-1}$ に供給される。同様に、他の信号ライン S_2 ~ S_{24} についても、駆動電圧の供給が行われる。

【0137】本実施形態では、DACイネーブル信号DACenが、信号ドライバ30の図示しない制御回路で生成されたDAC制御信号dacenと、パーシャル表示選択レジスタのブロックBOのパーシャル表示の可否を示すパーシャル表示データPART(PARTO´)との論理積により生成される。すなわち、パーシャル表示エリアとして設定された場合にのみDAC動作を行う一方、パーシャル非表示エリアとして設定された場合、DAC動作を停止してラダー抵抗に流れる電流消費を削減する。

【0138】なお、このDACイネーブル信号DACenは、他の信号ラインS $_2$ ~S $_2$ 4に対応するDAC $_0$ -2~

 DAC_{0-24} にも同様に供給され、ブロック単位でDACの動作制御が行われる。

【0139】3.6 信号駆動回路

信号ライン駆動回路 40_0 の $SDRV_{0-1}$ は、インピーダンス変換手段としてのボルテージフォロワ接続されたオペアンプ OP_{0-1} と、パーシャル非表示レベル電圧供給回路 VG_{0-1} を含む。

【0140】3.6.1 オペアンプ

ボルテージフォロワ接続されたオペアンプ OP_{0-1} は、その出力端子が負帰還され、オペアンプの入力インピーダンスも極めて大きくなり、入力電流はほとんど流れなくなる。そして、オペアンプイネーブル信号OPenが論理レベル「H」のときに、 DAC_{0-1} によって生成された駆動電圧をインピーダンス変換して、信号ラインS1を駆動する。これにより、信号ライン S_1 の出力負荷に依存することなく、信号駆動を行うことができる。

【0141】本実施形態では、オペアンプイネーブル信号OPenが、信号ドライバ30の図示しない制御回路で生成されたオペアンプ制御信号openと、パーシャル表示選択レジスタのブロックBOのパーシャル表示の可否を示すパーシャル表示データPART(PARTO)との論理積により生成される。すなわち、パーシャル表示エリアとして設定された場合にのみインピーダンス変換して信号ラインの駆動を行う一方、パーシャル非表示エリアとして設定された場合、オペアンプ動作を停

【0142】図18に、ボルテージフォロワ接続されたオペアンプ OP_{0-1} の構成の一例を示す。

止して電流源を停止して電流消費を削減する。

【0143】このオペアンプ OP_{0-1} は、差動増幅部 160_{0-1} と、出力増幅部 170_{0-1} とを含む。このオペアンプ OP_{0-1} は、オペアンプイネーブル信号OPenにしたがって、 DAC_{0-1} から供給された入力電圧VINをインピーダンス変換して、出力電圧VOUTを出力する。

【0144】差動増幅部160₀₋₁は、第1及び第2の 差動増幅回路162₀₋₁、164₀₋₁を含む。

【0145】第1の差動増幅回路162₀₋₁は、p型トランジスタQP1、QP2と、n型トランジスタQN 1、QN2を少なくとも含む。

【0146】第1の差動増幅回路1620-1において、p型トランジスタQP1、QP2のソース端子は、電源電圧レベルVDDに接続されている。また、p型トランジスタQP1、QP2のゲート端子は互いに接続され、これらゲート端子はさらにp型トランジスタQP1のドレイン端子に接続されてカレントミラー構造となっている。p型トランジスタQP1のドレイン端子に接続される。p型トランジスタQP1のドレイン端子に接続される。p型トランジスタQP2のドレイン端子は、n型トランジスタQN2のドレイン端子に接続される。

【0147】n型トランジスタQN1のゲート端子に

22

は、出力電圧VOUTが供給され、負帰還されている。 n型トランジスタQN2のゲート端子には、入力電圧V INが供給されている。

【0148】 n型トランジスタQN1、QN2のソース端子は、基準電圧選択信号VREFN1~VREFN3のいずれかが論理レベル「H」になることで形成される電流源 166_{0-1} を介して、接地レベルVSSに接続される。

【0149】第2の差動増幅回路164₀₋₁は、p型ト 10 ランジスタQP3、QP4と、n型トランジスタQN 3、QN4を少なくとも含む。

【0150】第2の差動増幅回路164₀₋₁において、 n型トランジスタQN3、QN4のソース端子は、接地 レベルVSSに接続されている。また、n型トランジス タQN3、QN4のゲート端子は互いに接続され、これ らゲート端子はさらにn型トランジスタQN3のドレイ ン端子に接続されてカレントミラー構造となっている。 n型トランジスタQN3のドレイン端子は、p型トラン ジスタQP3のドレイン端子に接続される。n型トラン ジスタQN4のドレイン端子は、p型トランジスタQP 4のドレイン端子に接続される。

【0151】p型トランジスタQP3のゲート端子には、出力電圧VOUTが供給され、負帰還されている。p型トランジスタQP4のゲート端子には、入力電圧VINが供給されている。

【0152】 p型トランジスタQP3、QP4のソース端子は、基準電圧選択信号VREFP1~VREFP3のいずれかが論理レベル「L」になることで形成される電流源 168_{0-1} を介して、電源電圧レベルVDDに接続される。

【0153】また、出力増幅部170₀₋₁は、p型トランジスタQP11、QP12、n型トランジスタQN1 1、QN12を含む。

【0154】出力増幅部1700-1において、p型トランジスタQP11のソース端子には電源電圧レベルVDDが接続され、ゲート端子にはオペアンプイネーブル信号OPenが供給される。また、p型トランジスタQP11のドレイン端子は、p型トランジスタQP2のドレイン端子と、p型トランジスタQP12のゲート端子に40接続される。

【0155】p型トランジスタQP12のソース端子は、駆動電圧レベルVDD_DRVに接続され、ドレイン端子から出力電圧VOUTが出力される。

【0156】また、n型トランジスタQN11のソース 端子に接地レベルVSSが接続され、ゲート端子にオペ アンプイネーブル信号OPenの反転信号が供給され る。また、n型トランジスタQN11のドレイン端子 は、n型トランジスタQN4のドレイン端子と、n型ト ランジスタNP12のゲート端子に接続される。

50 【0157】 n型トランジスタQN12のソース端子は

駆動接地レベルVSS_DRVに接続され、ドレイン端子から出力電圧VOUTが出力される。

【0158】図19に、第1及び第2の差動増幅回路162₀₋₁、164₀₋₁に供給される基準電圧選択信号生成回路の構成の概要を示す。

【0159】本実施形態では、基準電圧選択信号VREF1~VREF3により、出力負荷に応じた最適な電流駆動能力を有する電流源を形成することができるようになっている。そのため、基準電圧選択信号生成回路は、基準電圧選択信号VREF1~VREF3により、p型トランジスタ用の基準電圧選択信号VREFP1~VREFP3と、n型トランジスタ用の基準電圧選択信号VREFN1~VREFN3を生成する。

【0160】この際、オペアンプイネーブル信号OPenの論理レベルが「H」のときにのみ、基準電圧選択信号VREF1~VREF3の状態に応じて、p型トランジスタ用の基準電圧選択信号VREFP3と、n型トランジスタ用の基準電圧選択信号VREFN1~VREFN3により、電流源 166_{0-1} 、 168_{0-1} を制御する。一方、オペアンプイネーブル信号OPenの論理レベルが「L」のときには、基準電圧選択信号VREF1~VREF3をマスクする。そのため、電流源 166_{0-1} 、 168_{0-1} は、電流源に流れる電流がなくなり、差動増幅動作を停止する。

【0161】次に、このような構成のボルテージフォロワ接続されたオペアンプOP₀₋₁の動作の概要を説明する。

【0162】オペアンプイネーブル信号OPenの論理レベルが「H」の場合、出力電圧VOUTが入力電圧VINより低いとき、第1の差動増幅回路1620-1において、n型トランジスタQN2のドレイン端子が低くなって、p型トランジスタQP12を介して出力電圧VOUTの電位を高くする。

【0163】これに対して、出力電圧VOUTが入力電圧VINより高い場合、第2の差動増幅回路164₀₋₁において、p型トランジスタQP4のドレイン端子の電位が高くなって、n型トランジスタQN12を介して出力電圧VOUTの電位を低くする。

【0164】一方、オペアンプイネーブル信号OPenの論理レベルが「L」の場合、図19に示したように基準電圧選択信号VREF1~VREF3がマスクされるため、電流源1660-1、1680-1の各トランジスタはオフとなるとともに、p型トランジスタQP11のドレイン端子が電源電圧レベルVDDに接続され、n型トランジスタQN11のドレイン端子が接地レベルVSSに接続される。したがって、出力電圧VOUTはハイインピーダンス状態となる。この場合、本来出力電圧VOUTが供給される信号ラインには、後述するパーシャル非表示レベル電圧供給回路VG0-1により生成された所与のパーシャル非表示レベル電圧が供給されることにな

24

る。

【0165】3.6.2 非表示レベル電圧供給回路 図13において、パーシャル非表示レベル電圧供給回路 VG₀₋₁は、非表示レベル電圧供給イネーブル信号LE Venが論理レベル「H」の場合に、上述したパーシャル表示選択レジスタにおいて非表示エリア(出力がオフ)に設定されたとき、信号ラインに供給する所与の非表示レベル電圧VPART-LEVELを生成する。

【0166】ここで、非表示レベル電圧V

PART-LEVELは、画素の透過率が変化する所与の閾値V_{CL} と、この画素電極に対向する対向電極の対向電極電圧V comに対して、次の(1)式の関係を有する。

[0167]

 $|V_{PART-LEVEL}-V_{com}| < V_{CL} \cdot \cdot \cdot (1)$

【0168】すなわち、非表示レベル電圧VPART-LEVELは、駆動対象の信号ラインに接続されたTFTのドレイン電極に接続される画素電極に印加された場合、液晶容量の印加電圧が、所与の閾値VCLを越えないような電圧レベルとなっている。

20 【0169】なお、この非表示レベル電圧VPART-LEVEL は、電圧レベルの生成及び制御の容易さから、対向電極電圧Vcomと同等の電圧レベルであることが望ましい。したがって、本実施形態では、対向電極電圧Vcomと同等の電圧レベルを供給する。この場合、LCDパネル20の非表示エリアには、液晶がオフのときの色が表示される。

【0170】また、本実施形態における非表示レベル電圧供給回路VG₀₋₁は、階調レベル電圧の両端の電圧レベルV0若しくはV8のいずれかを非表示レベル電圧V PART-LEVELとして選択出力するができるようになっている。ここで、階調電圧レベルの両端の電圧レベルV0若しくはV8は、反転駆動方式によりフレームごとに交互に出力するための電圧レベルである。本実施形態では、ユーザによって指定された選択信号SELにより、非表示レベル電圧VPART-LEVELとして、上述した対向電極電圧Vcomか、階調レベル電圧の両端の電圧レベルV0若しくはV8かを選択できるようにする。これにより、ユーザは、非表示エリアの色の選択の自由度を高めることができる。

- 40 【0171】本実施形態では、非表示レベル電圧供給イネーブル信号LEVenが、信号ドライバ30の図示しない制御回路で生成された非表示レベル電圧供給回路制御信号levenと、パーシャル表示選択レジスタのブロックB0のパーシャル表示の可否を示すパーシャル表示データPART(PARTO´)の反転との論理積により生成される。すなわち、非表示エリア(出力がオフ)として設定された場合にのみ所与の非表示レベル電圧を信号ラインに駆動し、表示エリア(出力がオン)として設定された場合、非表示レベル電圧供給回路VG
- 50 0-1はハイインピーダンス状態となって信号ラインの駆

動を行わない。

【0172】なお、このオペアンプイネーブル信号OPen及び非表示レベル電圧供給イネーブル信号LEVenは、他の信号ラインS $_2$ ~S $_2$ 4に対応するSDRV $_0$ - $_2$ 4にも同様に供給され、ブロック単位で信号ラインの駆動制御が行われる。

【0173】図20に、本実施形態における非表示レベル電圧供給回路VG₀₋₁の構成の一例を示す。

【0174】非表示レベル電圧供給回路VG₀₋₁は、非表示レベル電圧供給イネーブル信号LEVenにより対向電極電圧と同等の電圧Vcomを出力するためのトランスファー回路180₀₋₁、インバータ回路182 0-1と、スイッチ回路SW2を含む。

【0175】インバータ回路1820-1は、互いにドレイン端子が接続されたn型トランジスタQN21及びp型トランジスタQP21を含む。n型トランジスタQN21のソース端子には、電圧レベルV8が接続される。p型トランジスタQP21のソース端子には、電圧レベルV0が接続される。n型トランジスタQN21のゲート端子及びp型トランジスタQP21のゲート端子は、XOR回路1840-1は、極性反転のタイミングを示す極性反転信号POLと、現在の位相を示すPhaseとの排他的論理和が演算される。

【0176】このようなインバータ回路 182_{0-1} は、極性反転信号POLのタイミングにしたがって、現在の位相を示すPhaseの論理レベルが反転し、電圧レベルV0若しくはV8のいずれかがスイッチ回路SW2に供給される。

【0177】スイッチ回路SW2は、選択信号SELによって、トランスファー回路 180_{0-1} の出力、インバータ回路 182_{0-1} の出力、又はハイインピーダンス状態のいずれか1つを非表示レベル電圧 $V_{PART-LEVEL}$ として出力する。

【0178】3.7 動作例

図21に、本実施形態における信号ドライバ30の動作の一例を示す。

【0179】シフトレジスタは、クロック信号CLKに同期して、イネーブル入出力信号EIOがシフトされて、EIO1~EIOL(Lは、2以上の自然数)を生成する。そして、各EIO1~EIOLに同期してラインラッチに、画像データ(DIO)が順次ラッチされる。

【0180】ラインラッチ36は、水平同期信号LPの立ち上がりに同期して、一水平走査単位の画像データをラッチし、その立ち下がりからDAC38及び信号ライン駆動回路40により信号ラインの駆動を行う。

【0181】本実施形態では、上述したようにブロック 単位で画像データに基づいて信号ラインの駆動を行うか 否かを選択できるようになっており、これにより表示エ 26

リア及び非表示エリアの設定が可能となる。表示エリアに設定されたブロックの信号ラインについては、階調データに基づいて生成された駆動電圧に基づいて信号ラインが駆動される。非表示エリアに設定されたブロックの信号ラインについては、対向電極電圧Vcom若しくは、階調電圧レベルの両端の電圧のうちの一方が選択出力される。

【0182】このような本実施系形態における信号ドライバを用いることにより、携帯電話機のようなバッテリ駆動が行われる携帯型の電子機器の表示部として、高コントラストを有する高画質化と、パーシャル表示による低消費電力化とを両立させることができるようになる。

【0183】なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述したLCDパネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置にも適用可能である。

【0184】また、本実施形態では、隣接する24出力を1ブロックとして分割するものとして説明したが、これに限定されるものではない。24出力以下であっても良い、24出力以上であっても良い。また、隣接する複数の信号ラインごとに分割する必要もなく、所与の信号ライン間隔で選択した複数の信号ラインを1ブロックとして扱うようにしても良い。

【0185】さらにまた、本実施形態における信号ドライバは、ライン反転駆動方式に限らず、フレーム反転駆動方式にも適用することができる。

【0186】また、本実施形態では、表示装置に、LC Dパネル、走査ドライバ及び信号ドライバを含むように 構成したが、これに限定されるものではない。例えば、 LCDパネルに、走査ドライバ及び信号ドライバを含ん で構成するようにしても良い。

【0187】さらに、本実施形態では、TFT液晶を用いたアクティブマトリクス型液晶パネルを例に説明したが、これに限定されるものではない。

【図面の簡単な説明】

【図1】本実施形態における信号駆動回路(信号ドライバ)を適用した表示装置の構成の概要を示すブロック図である。

【図2】図1に示した信号ドライバの構成の概要を示す プロック図である。

【図3】図1に示した走査ドライバの構成の概要を示す ブロック図である。

【図4】図1に示したLCDコントローラの構成の概要を示すブロック図である。

【図5】図5 (A) は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Vcomの波形を模式的に示す模式図である。図5 (B) は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示

す模式図である。

【図6】図6(A)は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Vcomの波形を模式的に示す模式図である。図6(B)は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。

【図7】液晶装置のLCDパネルの駆動波形の一例を示す説明図である。

【図8】図8(A)、(B)、(C)は、本実施形態に おける信号ドライバにより実現したパーシャル表示の一 例を模式的に示す説明図である。

【図9】図9(A)、(B)、(C)は、本実施形態に おける信号ドライバにより実現したパーシャル表示の他 の例を模式的に示す説明図である。

【図10】図10(A)、(B)は、本実施形態における信号ライン駆動回路の制御内容を模式的に示す説明図である。

【図11】図11(A)、(B)は、LCDパネルに対して異なる位置に実装される信号ドライバを模式的に示す説明図である。

【図12】図12(A)、(B)、(C)は、ラインラ ・・・ッチに保持された画像データと、ブロックの対応関係を 模式的に示す説明図である。

【図13】本実施形態における信号ドライバにおいて制 御されるブロック単位の構成の概要を示す構成図であ る。

【図14】本実施形態における信号ドライバが有するパーシャル表示選択レジスタを示す説明図である。

【図15】本実施形態におけるブロックデータ入れ替え 回路の構成の一例を示す構成図である。

【図16】本実施形態におけるシフトレジスタを構成するSRの構成の一例を示す構成図である。

【図17】本実施形態におけるDACによって生成される階調電圧を説明するための説明図である。

【図18】本実施形態におけるボルテージフォロワ接続 されたオペアンプOPの構成の一例を示す回路構成図で ある。

【図19】本実施形態におけるボルテージフォロワ接続されたオペアンプOPの第1及び第2の差動増幅回路に供給される基準電圧選択信号生成回路の構成の一例を示す回路構成図である。

【図20】本実施形態における非表示レベル電圧供給回路の構成の一例を示す構成図である。

【図21】本実施形態における信号ドライバの動作波形の一例を示すタイミング図である。

【符号の説明】

28

10 液晶装置(表示装置)

20 LCDパネル (電気光学装置)

22_{nm} TFT

24_{nm} 液晶容量

26_{nm} 画素電極

28 nm 対向電極

30 信号ドライバ

32、52、140、1400 シフトレジスタ

34、36、360 ラインラッチ

10 38、380 駆動電圧生成回路 (DAC)

40、400 信号ライン駆動回路

50 走査ドライバ

54,56 L/S

58 走査ライン駆動回路

60 LCDコントローラ

62 制御回路

64 RAM

66 ホストI/O

68 LCDI/O

0 70 コマンドシーケンサ

72 コマンド設定レジスタ

74 コントロール信号生成回路

- 80 電源回路

100B、108B、120B、128B 非表示エリア

. 102A、106A、122A、126A 表示エリア

150 パーシャル表示選択レジスタ

1600 差動増幅部

1620 第1の差動増幅回路

30 1640 第2の差動増幅回路

1660、1680 電流源

1700 出力増幅部

1800 トランスファー回路

1820 インバータ回路

1840 XOR回路

CLK クロック信号

DACen DACイネーブル信号

dacen DAC制御信号

EIO イネーブル入出力信号

40 LEVen 非表示レベル電圧供給イネーブル信号 leven 非表示レベル電圧供給回路制御信号 LP 水平同期信号

OPen オペアンプイネーブル信号


open オペアンプ制御信号


POL 極性反転信号


SHL シフト方向切り替え信号


XOEV 出力イネーブル信号

Ņ













(19)

















【図15】




データ入れ替え回路



【図18】



【図20】



非表示レベル電圧供給回路

(22)

【図21】

